计算机中的纠错码技术【2025|PDF下载-Epub版本|mobi电子书|kindle百度云盘下载】

计算机中的纠错码技术PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一章 引论1

1.1 错误图样、信道模型和错误分类2

1.1.1 错误图样3

1.1.2 信道模型3

1.1.3 错误分类7

1.2 分组码的基本概念7

1.2.1 分组码的基本概念7

1.2.2 分组码的码率8

1.3 分组码的距离度量与纠错能力的关系9

1.3.1 汉明（Hamming）重量与汉明距离9

1.3.2 汉明距离与纠错能力的关系12

参考文献14

2.1 数学基础15

2.1.1 群（G）15

第二章 线性分组码与循环码15

2.1.2 环（Ring）19

2.1.3 域（Field）22

2.1.4 线性空间24

2.2 线性分组码27

2.2.1 基本概念27

2.2.2 码的一致校验矩阵与生成矩阵29

2.2.3 伴随式与标准阵译码37

2.3 汉明码及其扩展42

2.3.1 汉明码的构造42

2.3.2 汉明码的扩展与扩展码44

2.3.3 汉明限与完备码46

2.4 循环码47

2.4.1 循环码的定义47

2.4.2 循环码的多项式描述48

2.4.3 循环码的矩阵描述52

2.4.4 系统码的生成矩阵与校验矩阵55

2.4.5 缩短循环码57

2.4.6 循环码的伴随式计算和错误检测58

2.5 循环码的编码电路61

2.5.1 多项式乘除法电路62

2.5.2 循环码编码器70

2.6 BCH码与RS码74

2.6.1 最小多项式与本原多项式75

2.6.2 BCH码79

2.6.3 里德一索洛蒙(Reed-Solomon,RS)码98

参考文献104

第三章 计算机内存储器中应用的纠错码106

3.1 汉明码及其变形码106

3.1.1 截短汉明码及扩展汉明码(SEC-DED码)106

3.1.2 最佳奇权码108

3.2 最佳奇权码在银河-I型计算机中的应用110

3.2.1 H矩阵的选择110

3.2.2 编译码器的设计113

3.2.3 编译码器的检测120

3.2.4 性能评估120

3.3 存储器芯片码121

3.3.1 备份行(或列)方案122

3.3.2 纠错编码方案122

3.4 GF(2b)上的汉明码125

3.5 GF(2b)上汉明码的最佳设计128

3.6 GF(2b)上的汉明码在计算机内存储器中的应用133

3.6.1 按字节组织内存储器结构133

3.6.2 编码方案134

3.6.3 多字节错的检测概率141

3.7 藤原英二码143

3.8 陪集码148

3.9 多字节错误纠错码(tbEC码)158

3.10 RS码的二元阵映射及SbEC-DbED码162

参考文献165

第四章 计算机外存储器中应用的纠错码168

4.1 循环码的纠检错能力168

4.2 弗尔(Fire)码174

4.2.1 弗尔码175

4.2.2 推广弗尔码176

4.3 弗尔码的编码和译码177

4.3.1 弗尔码的编码177

4.3.2 弗尔码的译码178

4.4 交错技术191

4.5 磁盘存储器中的纠错码192

4.5.1 弗尔码在银河-I型计算机磁盘系统中的应用193

4.5.2 GF(2b)上的汉明码在巨型计算机磁盘系统中的应用200

4.6 磁盘阵列中的纠错码205

4.6.1 编码205

4.6.2 译码206

4.6.3 纠双错算法207

4.7 光盘存储器中的纠错码209

4.7.1 乘积码210

4.7.2 光盘系统中的CIRC211

4.8 磁带存储器中的纠错码212

参考文献227

第五章 非对称错与单向纠错码228

5.1 对称错、非对称错与单向错228

5.2 非对称错纠检错码的充要条件229

5.3 构造非对称错纠检错码231

5.4 单向错纠检错码的充分条件235

5.5 单向错纠检错码的构造239

5.5.1 可检所有单向错（AUED）的伯杰（Berger）码239

5.5.2 可检t个单向错（t-UED）的博斯-林（Bose-Lin）码242

5.5.3 博斯（Bose）与雷欧（Rao）的等重I-EC AUED码247

5.5.4 布莱姆（Blaum）与蒂伯尔格（Tiborg）所构造的系统t-EC AUED码249

5.6 一些评注253

参考文献254

第六章 逻辑设计中的编码技术257

6.1 基本的检错码258

6.2 自检的概念261

6.2.1 一般概念261

6.2.2 检验器的概念272

6.3 自检组合电路277

6.3.1 自检算术逻辑部件278

6.3.2 自检可编程逻辑阵列299

6.3.3 自检ECC电路307

6.4 自检时序电路312

参考文献313

第七章 容错逻辑设计的实现315

7.1 自检检验器315

7.1.1 奇偶校验码检验器315

7.1.2 两轨码检验器317

7.1.3 n中取m码检验器322

7.1.4 可分码检验器333

7.1.5 广义预测检验器337

7.2 自检处理器和微处理器346

7.2.1 自检处理器346

7.2.2 自检微处理器349

7.3 错误屏蔽技术350

参考文献356