VLSI测试方法学和可测性设计【2025|PDF下载-Epub版本|mobi电子书|kindle百度云盘下载】

VLSI测试方法学和可测性设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录1

第0章 概述1

0.1 研究意义1

0.2 章节安排1

0.3 常用术语2

第1章 电路分析基础10

1.1 验证、模拟和测试10

1.1.1 验证10

1.1.2 产品测试11

1.2 故障及故障检测12

1.2.1 故障检测的基本原理12

1.2.2 测试图形生成13

1.3 缺陷、失效和故障14

1.3.1 物理缺陷15

1.3.2 失效方式17

1.3.3 故障18

1.3.4 故障、失效和缺陷的关系19

1.4 故障模型19

1.4.1 SSA故障19

1.4.2 MSA故障20

1.4.3 桥接故障21

1.4.4 短路与开路故障23

1.4.5 延迟故障27

1.4.6 暂时失效27

1.5 故障的等效、支配和故障冗余28

1.5.1 故障表28

1.5.2 故障等效28

1.5.3 故障支配30

1.5.4 故障表化简30

1.5.5 故障冗余31

1.6 可控性、可观性及可测性32

1.6.1 CAMELOT可测性值计算方法33

1.6.2 基于概率法的可测性值计算35

1.7 数字电路的各种模型和描述方法36

1.7.1 开关函数36

1.7.2 逻辑函数的异或表达38

1.7.3 图39

1.7.4 BDD图40

第2章 模拟44

2.1 大规模设计模拟45

2.1.1 Testbench45

2.1.2 基于设计阶段的模拟46

2.2 逻辑模拟46

2.2.1 编译模拟46

2.2.2 事件驱动模拟47

2.3 故障模拟48

2.2.3 延迟模型48

2.3.1 并行故障模拟50

2.3.2 演绎故障模拟51

2.3.3 并发性故障模拟52

2.3.4 故障模型结果分析53

第3章 组合电路的测试55

3.1 简介55

3.2 异或法56

3.2.1 异或法56

3.2.2 不可检测故障58

3.2.3 多输出电路59

3.3 布尔差分60

3.3.1 对原始输入节点的布尔差分60

3.3.2 布尔差分的性质61

3.3.3 对电路内部节点的布尔差分63

3.4.1 确定性算法的基本过程65

3.4 路径敏化法65

3.4.2 无扇出分支的路径敏化法67

3.4.3 有扇出分支的路径敏化法67

3.5 D算法68

3.5.1 D算法关键术语69

3.5.2 D算法的基本步骤71

3.5.3 D算法举例71

3.6 PODEM算法73

3.6.1 PODEM算法思路74

3.6.2 PODEM算法流程75

3.6.3 PODEM算法举例76

3.7 其他测试生成算法78

3.7.1 FAN算法78

3.7.2 其他算法79

4.1 时序电路测试的概念81

第4章 时序电路的测试81

4.2 时序电路的功能测试82

4.2.1 时序电路的检查序列83

4.2.2 时序电路功能测试87

4.3 时序电路的确定性测试生成88

4.3.1 时序电路的模型88

4.3.2 时序电路的测试生成模型89

4.3.3 扩展的向后驱赶算法90

4.3.4 扩展的向后驱赶算法举例92

4.4 时序电路的其他测试生成方法94

4.4.1 FASTEST算法94

4.4.2 CONTEST算法97

第5章 专用可测性设计99

5.1 概述99

5.2 可测性分析100

5.2.1 可控性值的估计100

5.2.2 可观性值103

5.2.3 SCOAP算法描述106

5.2.4 可测性度量的应用107

5.3 可测性的改善方法109

5.3.1 插入测试点109

5.3.2 电路分块111

5.4 容易测试的电路116

5.4.1 C可测性116

5.4.2 变长测试119

5.5 组合电路的可测性设计120

5.5.1 用Reed-Muller模式设计组合电路120

5.5.2 异或门插入法123

5.5.3 组合电路的其他可测性设计方法125

5.6 时序电路可测性设计中的问题125

5.6.1 时序电路的初始化设计问题125

5.6.2 时间延迟效应的最小化127

5.6.3 逻辑冗余问题128

5.6.4 避免设计中非法状态129

5.6.5 增加逻辑以控制振荡129

第6章 扫描路径法132

6.1 简介132

6.2 扫描路径设计133

6.2.1 基本的扫描路径设计133

6.2.2 部分扫描设计134

6.2.3 隔离的串行扫描设计135

6.2.4 非串行的扫描设计135

6.3 扫描路径的测试方法136

6.3.1 组合电路部分的测试生成136

6.3.2 测试施加136

6.3.3 扫描路径测试举例137

6.4 扫描路径设计及测试举例140

6.5.1 双口触发器和电平敏化锁存器142

6.5 扫描路径的结构142

6.5.2 电平敏化扫描设计143

6.5.3 随机编址的存储单元145

第7章 边界扫描法146

7.1 边界扫描法的基本结构146

7.2 测试存取通道及控制149

7.2.1 测试存取通道的信号149

7.2.2 TAP控制器149

7.2.3 TAP控制器的操作152

7.3 寄存器及指令155

7.3.1 指令寄存器155

7.3.2 测试数据寄存器156

7.3.3 指令160

7.4 操作方式163

7.4.1 正常操作163

7.4.2 测试方式操作164

7.4.3 测试边界扫描寄存器166

7.5 边界扫描描述语言166

7.5.1 主体167

7.5.2 BSDL描述器件举例177

第8章 随机测试和伪随机测试180

8.1 随机测试180

8.1.1 随机测试的概念180

8.1.2 故障检测率的估算182

8.1.3 测试图形长度的计算183

8.1.4 输入变量的优化184

8.2 伪随机序列187

8.2.1 同余伪随机序列187

8.2.2 反馈移位寄存器和异或门构成的伪随机序列生成电路188

8.3 LFSR的数学基础190

8.3.1 根据本原多项式优化伪随机序列发生电路190

83.2 LFSR的运算193

8.3.3 M序列的特性194

8.4 伪随机测试序列生成电路196

8.4.1 外接型PRSG196

8.4.2 内接型PRSG197

8.4.3 混合连接型PRSG198

8.5 与M序列相关的序列的生成方法201

8.5.1 Ford序列202

8.5.2 De Bruijn序列203

8.6 低功耗测试序列203

8.6.1 RSIC序列生成原理204

8.6.2 RSIC序列的数学表达205

8.6.3 RSIC序列的特性206

9.1 内建自测试的概念208

9.1.1 内建自测试简介208

第9章 内建自测试208

9.1.2 内建自测试的结构209

9.1.3 内建自测试的测试生成210

9.2 响应数据压缩211

9.2.1 奇偶测试211

9.2.2 “1”计数212

9.2.3 跳变次数压缩213

9.3 特征分析法213

9.3.1 特征分析原理213

9.3.2 串行输入特征寄存器217

9.3.3 多输入的特征分析218

9.4 内建自测试的结构221

9.4.1 内建自测试221

9.4.2 自动测试221

9.4.3 循环内建自测试222

9.4.4 内建逻辑块观测器223

9.4.5 随机测试组合块224

10.1 简介228

9.4.6 STUMPS………………………………………………………………………………………（22S）第10章 电流测试228

10.2 IDDQ测试机理230

10.2.1 基本概念230

10.2.2 无故障电路的电流分析232

10.2.3 转换延迟233

10.3 IDDQ测试方法233

10.3.1 片外测试234

10.3.2 片内测试235

10.4 故障检测236

10.4.1 桥接237

10.4.2 栅氧238

10.4.3 开路故障239

10.4.4 泄漏故障240

10.5 测试图形生成241

10.4.5 延迟故障241

10.5.1 基于电路级模型的测试图形生成242

10.5.2 基于泄漏故障模型的测试图形生成243

10.6 深亚微米技术对电流测试的影响243

第11章 存储器测试247

11.1 存储器电路模型248

11.1.1 功能模型248

11.1.2 存储单元249

11.1.3 RAM组成249

11.2 存储器的缺陷和故障模型249

11.2.1 缺陷249

11.2.2 阵列故障模型250

11.2.3 周边逻辑252

11.3 存储器测试的类型253

11.3.3 功能测试254

11.3.2 特征测试254

11.3.1 性能测试254

11.3.4 电流测试255

11.4 存储器测试算法255

11.4.1 MSCAN算法255

11.4.2 GALPAT算法255

11.4.3 算法型测试序列256

11.4.4 Checkerboard测试257

11.4.5 Marching图形序列257

11.4.6 March测试的表达方法258

11.4.7 各种存储器测试算法的分析260

11.5 存储器测试方法261

11.5.1 存储器直接存取测试261

11.5.2 存储器内建自测试261

11.5.3 宏测试263

11.6 存储器的冗余和修复264

11.5.4 各种存储器测试方法比较264

第12章 SoC测试267

12.1 SoC测试的基本问题268

12.1.1 SoC核的分类268

12.1.2 SoC测试问题269

12.1.3 存取、控制和隔离270

12.2 概念性的SoC测试结构271

12.2.1 测试源和测试收集272

12.2.2 测试存取机构272

12.2.3 测试壳273

12.3 测试策略274

12.3.1 核的非边界扫描测试275

12.3.2 核的边界扫描测试策略276

12.4 IEEE P1500标准280

12.5 SoC测试再探索283